CSAPP | Lab5-Cache Lab 深入解析
Cache Lab实验旨在编写一个高速缓存模拟器并优化矩阵转置核心函数，以减少高速缓存的不命中次数。实验中提出了两部分任务：第一部分要求在csim.c文件下构建高速缓存模拟器，并进行参数配置，包括组数、行数、行中字节数等。模拟器需对内存读写操作进行正确反馈，并在不命中、命中或行替换时做出对应响应。第二部分要求优化矩阵转置函数，以便在给定缓存参数（如组数、行数、位数）下，通过矩阵分块技术减少不命中次数，实现满分为12个本地变量的限制。
实验前建议阅读相关文档和资料，以确保理解实验要求和背景知识。部分实验环境问题（如Windows 11 + wsl2磁盘访问慢）可能影响实验结果，建议使用虚拟机进行实验以避免此类问题。
在构建高速缓存模拟器时，需关注地址结构、有效位、标记位和时间戳等概念。时间戳用于实现LRU（最近最少使用）策略，以优化行替换决策。通过构建数据结构和逻辑实现，可确保对Cache进行准确操作，并在访问时正确更新时间戳，优化高速缓存性能。
指令解析部分，涉及从输入操作中解析地址并提取所需的s（块大小）、tag（标记位）信息，以及根据指令类型（如存储、加载）更新Cache。这要求对数据结构和逻辑有深入理解，确保在不同指令场景下准确更新Cache。
矩阵转置优化是实验的第二部分，重点在于应用分块技术减少不命中次数。分析矩阵存储在缓存中的位置关系，识别潜在冲突并设计策略，如8x8分块，以确保内部块间不会冲突，并利用矩阵对角线特性避免额外冲突。通过合理使用本地变量存储矩阵数据，确保在复制过程中高效利用缓存，实现矩阵转置优化。
实验结果展示了不同矩阵尺寸转置的性能表现，包括不命中次数分析。通过实验，理解了缓存原理、优化策略及其在实际应用中的影响。最终总结了实验方法、关键步骤以及性能优化策略，强调了矩阵分块、LRU时间戳实现和指令解析在高速缓存模拟器构建中的重要性。
多重随机标签